МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ Государственное образовательное бюджетное учреждение высшего профессионального образования «НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ» Ф.А. Губарев, О.И. Андрющенко ЦИФРОВЫЕ УСТРОЙСТВА Практикум Рекомендовано в качестве учебного пособия Редакционно-издательским советом Томского политехнического университета Издательство Томского политехнического университета 2012 УДК 621.382 ББК 32.844 Г93 Г93 Губарев Ф.А. Цифровые устройства. Практикум: учебное пособие / Ф.А. Губарев, О.И. Андрющенко; Национальный исследовательский Томский политехнический университет. – Томск: Изд-во ТПУ, 2012. – 108 с. В пособии изложены принципы функционирования основных узлов цифровой автоматики. Предложен комплекс практических заданий для закрепления студентами теоретического материала и навыков синтеза электронных схем на основе цифровых устройств. Пособие подготовлено на кафедре промышленной и медицинской электроники Томского политехнического университета и предназначено для студентов, обучающихся по направлениям 210100 «Электроника и наноэлектроника» и 201000 «Биотехнические системы и технологии». УДК 621.382 ББК 32.844 Рекомендовано к печати Редакционно-издательским советом Томского политехнического университета Рецензенты: Доктор технических наук, профессор, начальник отдела информационных технологий ОАО «НПЦ «Полюс» Ю.М. Казанцев Кандидат физико-математических наук, старший научный сотрудник лаборатории оптических излучений Института сильноточной электроники СО РАН Д.В. Шитц Кандидат технических наук, доцент кафедры промышленной и медицинской электроники Национального исследовательского Томского политехнического университета Е.В. Ярославцев © ГБОУ ВПО «Национальный исследовательский Томский политехнический университет», 2012. © Губарев Ф.А., Андрющенко О.И., 2012. © Обложка. Издательство Томского политехнического университета, 2012. 2 ВВЕДЕНИЕ Вряд ли сейчас можно найти сферу нашей жизни, в которую не проникли бы в том или ином виде современные устройства цифровой электроники. Утром нас поднимает с постели электронный будильник, а наручные электронные часы сообщают нам о начавшемся новом дне недели и даже способны сыграть несколько бодрящих мелодий. Микроволновая печь подогревает нам завтрак, отсчитывая время до готовности. Направляясь на работу, мы едем на лифте, который доставляет нас на нужный этаж, а множество светофоров делают безопасным наше передвижение по улицам города. Работа современного предприятия в настоящее время немыслима без персональных компьютеров и специализированных ЭВМ, хранящих в своей памяти огромные объемы информации и способных быстро выдавать нужные сведения пользователю по первому требованию. Это лишь часть примеров применения цифровых схем логических цепей, регистров, счетчиков, таймеров, коммутаторов, дешифраторов, сумматоров, преобразователей и т.п., составляющих основу всех рассмотренных устройств – электронных часов, таймера, схем управления лифтом и светофором, ЭВМ. Понимание физических принципов функционирования простейших цифровых устройств и методов проектирования сложных систем на их основе является первым необходимым условием того, чтобы создаваемые схемы бесперебойно работали и обеспечивали комфорт нашей жизни. Цифровой электронике принадлежит важнейшая роль в деле обеспечения высокой надежности создаваемых автоматических и автоматизированных систем, управляющих объектами, процессами и производственными системами. Очевидно, что современные цифровые схемы все реже строятся с использованием отдельных микросхем простых логических элементов, счетчиков, регистров, триггеров. В то же время эти элементы, входя в состав более сложных схем, составляют основу программируемых логических интегральных схем (ПЛИС), микроконтроллеров и микропроцессоров. Поэтому знание основ цифровой техники необходимо при изучении дисциплин, связанных с устройствами микропроцессорной техники. Данное учебное пособие представляет собой лабораторный практикум по дисциплине «Цифровые устройства». Пособие содержит методические указания к девяти лабораторным работам, охватывающим три основных раздела дисциплины: базовые логические элементы, комбинационные логические устройства (мультиплексоры, дешифраторы, арифметические устройства), последовательностные устройства (триг- 3 геры, счетчики, регистры). К каждой лабораторной работе приводятся необходимые теоретические сведения, а также контрольные вопросы для самостоятельной проверки студентами знаний по изученному материалу. Предлагаемые для изучения логические схемы предполагают наличие лабораторного стенда, позволяющего осуществлять коммутацию заданных выводов микросхем. Коммутация на наборном поле может осуществляться либо вручную, либо с использованием автоматизированных систем. На кафедре промышленной и медицинской электроники Томского политехнического университета преподавание дисциплины «Цифровые устройства» ведется с использованием разработанной на кафедре системы натурного моделирования электронных схем [1, 2]. Лабораторный модуль УИК-1 имеет набор слотов для размещения интегральных микросхем в корпусах DIP14 и DIP16, а также набор встроенных элементов (генератор импульсов, счетчик, семисегментный индикатор, светоизлучающие диоды, кнопки). Модуль соединяется с персональным компьютером по шине USB. Электронная схема задается графически на экране персонального компьютера с использованием соответствующего программного обеспечения, а непосредственно синтез схемы происходит в самом модуле. Такая среда моделирования позволяет с использованием осциллографа наблюдать сигналы на любой ножке реальной интегральной схемы. За основу при разработке настоящего пособия взяты методические указания [3], разработанные ранее для курса «Цифровые устройства». Лабораторный практикум расширен для работы с модулями УИК-1. Описание и цоколёвка используемых в лабораторных работах микросхем взяты из справочников [4–7]. 4 Лабораторная работа № 1 СИНТЕЗ ЭЛЕКТРОННЫХ СХЕМ ПО ЗАДАННОЙ ФУНКЦИИ 1.1. ЦЕЛЬ РАБОТЫ Настоящая лабораторная работа знакомит студентов с основными логическими функциями и реализующими их элементами на базе широко распространенной серии интегральных микросхем (ИМС) KР1533, развивает навыки минимизации заданных функций и синтеза схем в разных элементных базисах. 1.2. ПРЕДВАРИТЕЛЬНОЕ ЗАДАНИЕ 1. Изучить принцип работы микросхем: КР1533ЛА1, КР1533ЛА3, КР1533ЛА4, КР1533ЛЕ4, КР1533ЛЕ1. 2. Изучить вопросы минимизации булевых функций (БФ). 3. Провести минимизацию БФ по заданию преподавателя методом карт Карно. Получить минимизированное алгебраическое выражение в виде дизъюнктивной нормальной формы (ДНФ). 4. Реализовать полученную функцию в элементном базисе И-НЕ. 5. Представить диаграмму напряжений, реализуемую данной функцией, показать моменты времени, в которые возможно возникновение опасных состязаний. 6. Реализовать функцию в базисе ИЛИ-НЕ. 7. Представить диаграмму напряжений для данной схемы, а также показать моменты времени, в которые возможно возникновение опасных состязаний. 1.3. ОСНОВНЫЕ ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ Любая цифровая вычислительная машина состоит из логических схем – таких схем, которые могут находиться только в одном из двух возможных состояний – либо «логический ноль», либо «логическая единица». За логический 0 и логическую 1 можно принять любое выражение, в том числе и словесное, которое можно характеризовать как «истина» и «ложь». В электронной технике логические 0 и 1 – это определенные состояния электрических схем. Например, для логических элементов и схем, выполненных по ТТЛ-технологии (транзисторнотранзисторная логика), логический 0 – это напряжение в диапазоне от 0 до +0,4 В, а логическая 1 – это напряжение в диапазоне от +2,4 до +5 В. 5 Работа логических схем описывается посредством специального математического аппарата, который называется булевой алгеброй или алгеброй логики. Булева алгебра была разработана английским математиком и логиком Джорджем Булем (1815–1864 гг.), она является основой всех методов упрощения логических выражений. 1.3.1. Основные законы Булевой алгебры Законы для одной переменной X +0= X X ×0 = 0 X +1 =1 X ×1 = X X+X =X X×X =X X + X =1 X ×X =0 X=X Законы для двух и более переменных 1. 2. 3. 4. 5. Переместительный закон: X +Y + Z =Y + X + Z = Z + X +Y , X ×Y × Z = Y × X × Z = Z × X ×Y . Сочетательный закон: X + Y + Z = ( X + Y ) + Z = (Z + Y ) + X , X ×Y × Z = ( X ×Y )Z = (Z ×Y ) X . Распределительный закон: X (Y + Z ) = X × Y + X × Z , X + (Y × Z ) = ( X + Y )( X + Z ) . Закон поглощения: X + X × Y = X (1 + Y ) = X , X ( X + Y ) = X + XY = X . Закон склеивания: X ×Y + X ×Y = Y ( X + X ) = Y , ( X + Y )( X + Y ) = X × X + X × Y + Y × X + Y × Y = Y . 6. Теорема Де Моргана: X + Y = X ×Y X + Y = X ×Y X ×Y = X + Y X ×Y = X + Y 6 , , , . 1.3.2. Метод карт Карно Метод карт Карно – это один из способов минимизации булевых функций. Карта Карно представляет собой своеобразную таблицу истинности. Каждой клетке карты Карно соответствует строка таблицы истинности. По осям карты расставляются сочетания переменных, а внутри карты – значения функции. Назначение карты Карно – найти логические суммы прямого и инверсного значений переменных. Для любой переменной, например а, такая сумма равна а + ā = 1 при любом значении а: при а = 0 это будет 0+1=1, при а=1 это 1+0=1. Поэтому при вынесении за скобки в выражении abc + abc = bc(a + a ) = bc ⋅ 1 = bc сумму а + ā = 1 можно отбросить, при этом результат выражения не изменится. В этом и заключается минимизация логических выражений с помощью карт Карно. В табл. 1.1–1.3 иллюстрируется, как записываются карты Карно разного ранга. Таблица 1.1 Двухранговая карта Карно В/A 0 1 0 1 АВ АВ АВ АВ Таблица 1.2 Трехранговая карта Карно C/AB 0 1 00 01 11 10 А ВС АВС АВС АВС АВС АВС А ВС АВС Таблица 1.3 Четырехранговая карта Карно CD/AB 00 01 11 10 00 01 11 10 А BC D А BC D АBCD АBC D АBC D АBC D АBCD АBC D ABC D ABC D ABCD A BC D A BC D ABCD ABC D ABC D Порядок минимизации БФ с помощью карты Карно 1. Записывается алгебраическое выражение БФ в виде дизъюнктивной нормальной формы (как правило, совершенной). 7 2. 3. 4. 5. 6. В соответствии с количеством переменных выбирается соответствующий ранг карты Карно. Записывается 1 в те клетки карты, слагаемые которых присутствуют в алгебраической записи заданной функции. Объединяются общим контуром 2n рядом стоящих 1. В полученных контурах исключаются взаимодополняющие себя переменные. Записывается минимизированное выражение БФ. Пример 1. Минимизация функции и синтез в базисе И-НЕ Задана БФ: F = ABCD + ABCD + ABCD + ABCD + ABCD . В табл. 1.4 приведены значения F при различных значениях A, B, C и D. Таблица 1.4 Таблица истинности функции F Дес. число 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 0 0 1 0 0 0 0 0 0 0 1 1 1 0 1 Для данной БФ четырехранговая карта Карно будет иметь вид, представленный на рис. 1.1. Первый контур: ABCD + ABCD = ABC ( D + D ) = ABC . Второй контур: ABCD + ABCD = ABD ( C + C ) = ABD . Третий контур: ABCD + ABCD = BCD ( A + A) = BCD . В итоге получаем минимизированное выражение заданной БФ: F = ABC + ABD + BCD . 8 Рис. 1.1. Вид карты Карно для функции из примера 1 По теореме Де Моргана запишем функцию в базисе И-НЕ: F = ABC + ABD + BCD = ABC ⋅ ABD⋅BCD. Пример 2. Минимизация функции и синтез в базисе ИЛИ-НЕ Задана БФ: F = ABC D + ABC D + ABCD + ABCD + ABCD . В табл. 1.5 приведены значения F при различных значениях A, B, C и D. Таблица 1.5 Таблица истинности функции F Дес. число 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 1 0 1 0 0 0 0 0 0 0 0 1 1 1 0 Для данной БФ четырехранговая карта Карно будет иметь вид, представленный на рис. 1.2. 9 Рис. 1.2. Вид карты Карно для функции из примера 2 Первый контур: ABCD + ABCD = ABD . Второй контур: ABC D + ABCD = ABC . Третий контур: ABC D + ABC D = ABD . В итоге получаем минимизированное выражение заданной БФ: F = ABD + ABC + ABD. Выполнив преобразование по теореме Де Моргана, в базисе ИЛИНЕ получим следующий вид функции: F = ABD + ABC + ABD = ABD + ABC + ABD = A + B + D + A + B + C + A + B + D. 1.3.3. Интегральные микросхемы, используемые при выполнении лабораторной работы ИМС КР1533ЛА1 – 2 элемента 4И-НЕ. На рис. 1.3 приведено её условно-графическое обозначение (УГО) и цоколёвка. Работу одной секции данной ИМС характеризует табл. 1.6. Рис. 1.3. УГО ИМС КР1533ЛА1 и её цоколёвка 10 Таблица 1.6 Таблица истинности одной секции ИМС КР1533ЛА1 A1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 B1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1 Входы C1 0 0 1 1 0 0 1 1 0 0 1 0 0 1 1 D1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 Выход F1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 ИМС КР1533ЛА3 – 4 элемента 2И-НЕ. На рис. 1.4 приведено её УГО и цоколёвка. Работу одной секции данной ИМС характеризует табл. 1.7. Рис. 1.4. УГО ИМС КР1533ЛА3 и её цоколёвка 11 Таблица 1.7 Таблица истинности одной секции ИМС КР1533ЛА3 Входы A1 B1 0 0 0 1 1 0 1 1 Выход F1 1 1 1 0 ИМС КР1533ЛА4 – 3 элемента 3И-НЕ. На рис. 1.5 приведено её УГО и цоколёвка. Работу одной секции данной ИМС характеризует табл. 1.8. Рис. 1.5. УГО ИМС КР1533ЛА4 и её цоколёвка Таблица 1.8 Таблица истинности одной секции ИМС КР1533ЛА4 A1 0 0 0 0 1 1 1 1 Входы B1 0 0 1 1 0 0 1 1 C1 0 1 0 1 0 1 0 1 12 Выход F1 1 1 1 1 1 1 1 0 ИМС КР1533ЛЕ1 – 4 элемента 2ИЛИ-НЕ. На рис. 1.6 приведено её УГО и цоколёвка. Работу одной секции ИМС характеризует табл. 1.9. Рис. 1.6. УГО ИМС КР1533ЛЕ1 и её цоколёвка Таблица 1.9 Таблица истинности одной секции ИМС КР1533ЛЕ1 Входы A1 0 0 1 1 B1 0 1 0 1 Выход F1 1 0 0 0 ИМС КР1533ЛЕ4 – 3 элемента 3ИЛИ-НЕ. На рис. 1.7 приведено её УГО и цоколёвка. Работу одной секции характеризует табл. 1.10. Рис. 1.7. УГО ИМС КР1533ЛЕ4 и её цоколёвка 13 Таблица 1.10 Таблица истинности одной секции ИМС КР1533ЛЕ4 A1 0 0 0 0 1 1 1 1 Входы B1 0 0 1 1 0 0 1 1 C1 0 1 0 1 0 1 0 1 Выход F1 1 0 0 0 0 0 0 0 ИМС КР1533ИЕ7 – 4-х разрядный реверсивный счетчик (рассмотрен в лабораторной работе № 7). 1.3.4. Примеры реализаций БФ функций Элементный базис И-НЕ На рис. 1.8 приведена реализация БФ (пример 1) в элементном базисе И-НЕ. Рис. 1.8. Реализация БФ в базисе И-НЕ 14 Формирование переменных А, В, С и D осуществляется с помощью 4-х разрядного реверсивного счетчика КР1533ИЕ7. При этом на ножку +1 счетчика подаются сигналы с выхода встроенного делителя частоты, реализованного на микросхеме КР1533ИЕ19 или встроенного генератора импульсов. Номер выхода делителя частоты выбирается из условия устойчивой работы схемы. Для нормального функционирования счетчика КР1533ИЕ7 вход R должен быть заземлен. На рис. 1.9 приведены диаграммы напряжений в схеме на рис. 1.6. В табл. 1.11. приведены ножки микросхем, подключаемых к общей точке и питанию. Рис. 1.9. Диаграммы напряжений в схеме на рис. 1.8 Таблица 1.11 ИМС в схеме на рис. 1.8 Тип ИМС Обозначение на схеме Общий + 5В КР1533ИЕ7 DD1 8 16 КР1533ЛА4 DD2, DD3 7 14 Элементный базис ИЛИ-НЕ На рис. 1.10 приведена реализация БФ (пример 2) в элементном базисе ИЛИ-НЕ. Формирование переменных А, В, С и D осуществляется аналогично предыдущему случаю. 15 Рис. 1.10. Схема реализации БФ в базисе ИЛИ-НЕ Рис. 1.11. Диаграммы напряжений в схеме на рис. 1.10 На рис. 1.11 приведены диаграммы напряжений для данной схемы. В табл. 1.12. приведены ножки микросхем, подключаемых к общей точке и питанию. 16 Таблица 1.12 ИМС в схеме на рис. 1.10 Тип ИМС Обозначение на схеме Общий + 5В КР1533ИЕ7 DD1 8 16 КР1533ЛЕ1 DD2 7 14 КР1533ЛЕ4 DD3, DD4 7 14 1.4. ОПИСАНИЕ ЛАБОРАТОРНОГО СТЕНДА В лабораторной работе используется лабораторный модуль УИК-1 с соответствующим программным обеспечением. Перед началом работ с модулем рекомендуется внимательно ознакомиться с составом модуля и программным обеспечением. Понять принцип моделирования электронных схем с использованием модуля УИК-1 и назначение команд в окне программы. Модуль оснащен специальными разъемами с защелками для установки и фиксирования микросхем: 4 разъема для ИМС с 14 ножками и 4 разъема для ИМС с 16 ножками. Слева и справа от разъемов располагаются ряды металлизированных отверстий, которые соединены с соответствующими зажимами под ножки ИМС и предназначены для установки щупов осциллографа. Обратите внимание, что отверстия, соответствующие ножкам питания ИМС (7, 14 или 8, 16) отсутствуют. Модуль имеет встроенный генератор импульсов, делитель частоты на основе двоичного счетчика КР1533ИЕ19, семисегментный индикатор и два светодиода с токоограничивающими резисторами, две кнопки, подключенные к общей шине и питанию через резистор, два сопротивления номиналом 1 кОм для формирования уровня логической 1 и две клеммы для подключения внешних устройств (генератора, осциллографа, вольтметра), которые могут быть включены в любую точку схемы. По умолчанию, встроенный генератор (микросхема SG51P) не отображается в окне программы, он должен быть включен путем установки «галочки» в меню «Скрыть/Показать элементы схемы». В этом меню можно выбрать, какие встроенные в модуль устройства будут отображаться на схеме. Порядок работы на модуле: 1. Подключить модуль к компьютеру через USB-интерфейс. 2. Подключить модуль к сети ~220 В. Загорится светодиод зеленого цвета, сигнализирующий о наличии напряжения питания ИМС. 3. Открыть ярлык ddevice.lnk на рабочем столе Windows и в появившемся окне выбрать установку «Цифровые устройства». 17 4. Убедиться, что устройство готово к работе (соответствующая запись отображается в окне программы): «Устройство обнаружено». В случае если появилась запись «Устройство не обнаружено» или «Подготовка устройства», следует закрыть окно программы, отключить модуль из сети и повторить п.п. 1–3. В некоторых случаях требуется перезагрузка компьютера. 5. Вставить используемые ИМС в слоты в соответствии с количеством ножек. Не следует микросхемы с 14-ю ножками вставлять в слоты с 16-ю зажимами. Микросхемы должны располагаться в слотах ключом вверх. Модуль имеет встроенную разводку общей шины и шины питания, поэтому между левым нижним и правым верхним зажимами на всех слотах присутствует напряжение питания +5 В с момента подключения модуля к сети. Будьте внимательны при установке микросхем! 6. Собрать в окне программы требуемую схему. При выполнении соединений будьте внимательны, чтобы несколько выводов ИМС не оказались соединенными вместе, равно как подключёнными к питанию или общей шине. 7. Рекомендуется регулярно выполнять сохранение схемы (значок «Сохранить» на панели команд), чтобы не утратить результаты работы. 8. Нажать кнопку «Загрузить данные» на боковой панели программы. Только после этого информация об изменениях в схеме передается в модуль, и осуществляется коммутация. Для регистрации формы и параметров выходной функции используется двухканальный осциллограф. Набор микросхем простой логики для выполнения первой лабораторной работы: КР1533ЛА1, КР1533ЛА3, КР1533ЛА4, КР1533ЛЕ4, КР1533ЛЕ1. Для формирования переменных А, B, С, D применяется двоичный счетчик КР1533ИЕ7. 1.5. ПРОГРАММА РАБОТЫ 1. Подключить счетчик КР1533ИЕ7. С помощью встроенного делителя задать минимальную частоту следования тактовых импульсов, убедиться в наличии сигналов A, B, C и D. 2. Собрать на лабораторном стенде вариант логической схемы в базисе И-НЕ, согласно предварительному заданию. 3. Убедиться в правильности функционирования логической схемы, реализующей заданную функцию. Сравнить экспериментальные осциллограммы функций на выходе схемы и в промежуточных точках с результатами предварительного задания. 18 4. В случае несовпадения результатов найти ошибки, допущенные при сборке и подключении микросхем или в процессе минимизации БФ, и устранив их, добиться совпадения экспериментальных и теоретических диаграмм. 5. Увеличить частоту следования тактовых импульсов в 4–8 раз, сравнить диаграммы работы схемы с ранее полученными. В случае появления ложных значений функции найти причину и попытаться их устранить. 6. Повторить п.п. 4.2– 4.5 для функции в базисе ИЛИ-НЕ. 1.6. КОНТРОЛЬНЫЕ ВОПРОСЫ 1. Что такое тупиковая форма функции? 2. Пояснить возможность возникновения опасных состояний на примере синтезированной вами схемы. 3. Как составить таблицу истинности для трех аргументов Х1X2X3, если функция принимает значение 1, тогда когда X2 принимает значение 1. Напишите булево выражение для функции, принимающей значение 1. 4. Как объединяются по выходам интегральные схемы с открытым коллектором? 5. Что такое логический элемент с тремя состояниями? Приведите пример. 6. Как объединяются по выходам интегральные схемы с тремя состояниями? Приведите пример. 7. Как поступают на практике с неиспользуемыми входами схем ТТЛ? 8. В каких пределах лежит уровень логической 1 элементов серий КМОП и ТТЛ? 9. Каким образом можно обеспечить уровень логической 1 (логического 0) на неиспользуемых входах схем ТТЛ? 10. В каком случае допускается соединение по выходу нескольких логических элементов. 19 Лабораторная работа № 2 ИССЛЕДОВАНИЕ МУЛЬТИПЛЕКСОРОВ И ПОСТРОЕНИЕ СХЕМ НА ОСНОВЕ МУЛЬТИПЛЕКСОРОВ 2.1. ЦЕЛЬ РАБОТЫ В настоящей лабораторной работе ставится цель уяснения студентами функциональных возможностей мультиплексора в цифровых устройствах, закрепления в процессе проводимых исследований навыков контроля работы мультиплексоров в разных режимах их функционирования. 2.2. ПРЕДВАРИТЕЛЬНОЕ ЗАДАНИЕ 1. Изучить принцип действия, режимы работы и цоколёвку ИМС КР1533КП2 и КР1533КП7. 2. Изучить способы наращивания разрядности мультиплексоров. 3. Знать принципиальное отличие мультиплексоров ТТЛ и КМОП. 4. Изучить принцип реализации логических функций с помощью мультиплексоров. 5. Синтезировать схемы, реализующие логическую функцию, выбранную в лабораторной работе № 1, с использованием одной ИМС КР1533КП2, одной ИМС КР1533КП7, двух ИМС КР1533КП7. 2.3. ОСНОВНЫЕ ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ Мультиплексоры – цифровые многопозиционные переключатели (коммутаторы). Мультиплексоры способны выбирать, селектировать определенный канал. Поэтому их иногда называют селекторами. Используется и двойное название: селекторы-мультиплексоры. Мультиплексоры различаются по числу информационных и адресных входов, наличию входов разрешения и инверсных выходов, количеству элементов в одной ИМС. Рассмотрим ИМС КР1533КП7 и КР1533КП2, функциональные возможности которых предлагается исследовать в данной лабораторной работе. ИМС КР1533КП7 – мультиплексор, позволяющий коммутировать данные от 8 входов на общую выходную шину, которая представлена в 20 прямом и инверсном виде. На рис. 2.1 представлены УГО и цоколёвка данной ИМС. Рис. 2.1. УГО ИМС КР1533КП7 и её цоколёвка Логическая функция, реализуемая ИМС КР1533КП7, имеет вид (по прямому выходу): F = V ( A2A1A0D0 + A2A1A0D1 + A2A1A0D2 + ... + A2A1A0D7 ) . Табл. 2.1 характеризует принцип действия ИМС КР1533КП7. Таблица 2.1 Таблица истинности мультиплексора КР1533КП7 A2 х 0 0 0 0 1 1 1 1 А1 х 0 0 1 1 0 0 1 1 Входы А0 х 0 1 0 1 0 1 0 1 V 1 0 0 0 0 0 0 0 0 F 0 D0 D1 D2 D3 D4 D5 D6 D7 Выходы F 1 D0 D1 D2 D3 D4 D5 D6 D7 Цифровая комбинация на адресных входах (А2, А1, А0) определяет, с какого из информационных входов сигналы на выходы будут переданы в прямом виде (вывод 5) и с какого – в инверсном виде (вывод 6). 21 Разрешающий вход V (вывод 7) должен при этом находиться в состоянии логического 0. Уровень логической 1 на разрешающем входе V запрещает коммутацию. При этом на прямом выходе F возникает уровень логического 0, а на инверсном выходе F – уровень логической 1, вне зависимости от состояния информационных входов. На рис. 2.2 приведена схема реализации БФ F = BCD + ACD + ABC + ABD на базе ИМС КР1533КП7 (см. также табл. 2.2). В этой схеме старшая переменная А поочередно разрешает работу мультиплексоров DD3 и DD4, на каждом из которых реализована половина значений таблицы истинности функции (табл. 1.4), т.е. F = F1 при A = 0 , F = F2 при A = 1 . Путем суммирования переменных F1 и F2 получаем результирующую функцию F: F = F1 + F2 = F1 × F2 Рис. 2.2. Реализация БФ с использованием ИМС КР1533КП7 22 Таблица 2.2 ИМС в схеме на рис. 2.2 Тип ИМС Обозначение на схеме Общий +5В КР1533ИЕ7 КР1533ЛА3 КР1533КП7 DD1 DD2 DD3, DD4 8 7 8 16 14 16 На рис. 2.3 приведены диаграммы напряжений для схемы на рис. 2.2, на которых можно увидеть, в какие промежутки времени работают мультиплексоры DD3 (F1) и DD4 (F2). Как видно из диаграмм, результирующая функция F получилась такой же, как в лабораторной работе № 1 (рис. 1.9). Рассмотренный пример реализации булевой функции с помощью двух мультиплексоров демонстрирует простейший способ увеличения разрядности мультиплексоров. Более подробному рассмотрению способов наращивания разрядности устройств выборки посвящена лабораторная работа № 3 (следующая). Рис. 2.3. Диаграммы напряжений в схеме на рис. 2.2 Для реализации БФ с использованием одной ИМС КР1533КП7 или КР1533КП2 заданную функцию F нужно представить в табличной форме и «связать» с одной из четырех переменных: A, B, C или D. В табл. 2.3–2.6 и на рис. 2.4 показано, как можно связать функцию F, значения которой взяты из лабораторной работы № 1 (см. табл. 1.4), с различными переменными и какие сигналы следует подать на входы мультиплексора в каждом случае. В табл. 2.3 показано, как можно связать функцию F с переменной A. В табл. 2.4 – с переменной B. В табл. 2.5 – с переменной C. В табл. 2.6 – с переменной D. 23 Таблица 2.3 Связь функции F с переменной А Дес. число 0 8 1 9 2 10 3 11 4 12 5 13 6 14 7 15 Дес. число 0 8 1 9 2 10 3 11 4 12 5 13 6 14 7 15 B C D A F 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 1 0 0 0 1 }0 }0 }0 }1 }А }A }0 }A B C D A F 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 1 A A A A 0 0 A A Таблица 2.4 Связь функции F с переменной B Дес. число 0 4 1 5 2 6 3 7 8 12 9 13 10 14 11 15 Дес. число 0 4 1 5 2 6 3 7 8 12 9 13 10 14 11 15 A C D B F 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 1 }0 }0 }0 }B }B }B }0 }1 24 A C D B F 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 B B B B B B 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Таблица 2.5 Связь функции F с переменной С Дес. число 0 2 1 3 4 6 5 7 8 10 9 11 12 14 13 15 Дес. число 0 2 1 3 4 6 5 7 8 10 9 11 12 14 13 15 A B D C F 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 0 0 0 0 0 1 1 0 1 1 }0 }C }0 }0 }0 }C }C }1 A B D C F 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 C C 0 0 0 0 0 0 C C C C 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Таблица 2.6 Связь функции F с переменной D Дес. число 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Дес. число 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A B C D F 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 }0 0 0 }D 1 0 }0 0 0 }0 0 0 }0 0 0 }D 1 1 }1 1 0 }D 1 25 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C D 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 D D 0 0 0 0 0 0 D D 1 1 D D а б с д Рис. 2.4. Реализация БФ путем связи с переменными А (а), B (б), С (с) и D (д), согласно табл. 2.3–2.6 На рис. 2.5 приведена схема исследования метода реализации БФ, когда выходная функция связывается с одной из входных переменных. Схема реализована с использованием одной ИМС КР1533КП7, где в качестве адресных переменных используются сигналы, формируемые счетчиком КР1533ИЕ7, и заданная функция связана с переменной D (см. табл. 2.6 и рис. 2.4, д). Применение данного метода позволяет сократить на один количество адресных входов мультиплексора, т.е. использовать микросхемы с меньшим количеством входов данных. 26 Рис. 2.5. Реализация БФ с использованием одной ИМС КР1533КП7 КР1533ИЕ7, DD2 –КР1533КП7) (DD1 – ИМС КР1533КП2 представляет собой два 4-х входовых мультиплексора, имеющих два адресных входа А1 и А0, являющихся общими для обоих мультиплексоров; V1 и V2 – входы разрешения (активный уровень – низкий). Два независимых выхода отображают тот уровень сигнала, который присутствует на выбираемом с помощью адреса информационном входе мультиплексора. На рис. 2.6 приведено УГО ИМС КР1533КП2 и её цоколёвка. Рис. 2.6. УГО ИМС КР1533КП2 и её цоколёвка 27 Логическая функция, КР1533КП2 имеет вид: реализуемая каждой секцией ИМС F = V ( A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3). Нормальное функционирование секции происходит тогда, когда потенциал разрешающего входа V ( V1 или V2 ) равен 0. При V1 = 1 или V2 = 1 происходит блокирование соответствующей секции мультиплексора, и на его выходе устанавливается уровень логического 0, независимо от состояния его информационных входов D0– D3. Работу ИМС КР1533КП2 характеризует табл. 2.7. Таблица 2.7 Таблица истинности мультиплексора КР1533КП2 V 0 0 0 0 1 На рис. Входы А0 D0 0 1/0 1 х 0 х 1 х х х А1 0 0 1 1 х D1 х 1/0 х х х D2 х х 1/0 х х D3 х х х 1/0 х Выход F D0 D1 D2 D3 0 приведена схема реализации БФ F = BCD + ACD + ABC + ABD на базе ИМС КР1533КП2 (см. также табл. 2.8), где данная функция связана с переменной D. Поскольку каждая секция мультиплексора имеет только 4 входа, потребовалось увеличить разрядность в два раза. В качестве сигналов, разрешающих работу мультиплексоров, используются сигналы С и C . Таким образом, сигнал на выход схемы поступает поочередно с входов первого и второго мультиплексоров, т.е. сначала с 1D0, затем с 2D0, 1D1, 2D1 и т.д. На рис. 2.8 приведены диаграммы напряжений в схеме на рис. 2.7, иллюстрирующие порядок выборки сигналов. Как видно из диаграмм, функция F имеет такой же вид, как на рис. 2.3 и в лабораторной работе № 1 (рис. 1.9). При этом количество и вид промежуточных сигналов будет определяться выбранным методом синтеза функции. 2.7 Таблица 2.8 ИМС в схеме на рис. 2.7 Тип ИМС Обозначение на схеме Общий +5 В КР1533ЛА3 DD2 7 14 28 КР1533ИЕ7 DD1 8 16 КР1533КП2 DD3 8 16 Рис. 2.7. Реализация БФ с использованием ИМС КР1533КП2 Рис. 2.8. Диаграммы напряжений в схеме на рис. 2.7 2.4. ОПИСАНИЕ ЛАБОРАТОРНОГО СТЕНДА В лабораторной работе используется модуль УИК-1 с набором моделей ИМС для 3 курса «Цифровые устройства». Порядок работы на модуле аналогичный описанному в п. 1.4. 29 Набор микросхем: КР1533ЛА3, КР1533КП2, КР1533ИЕ7 (для формирования переменных А, B, C, D). КР1533КП7, 2.5. ПРОГРАММА РАБОТЫ 1. Проверить принцип работы мультиплексора в статическом режиме, для чего на информационные и адресные входы подать произвольную комбинацию входных данных. 2. Изучить работу мультиплексора в качестве преобразователя параллельного двоичного кода в последовательный. Для этого по заданию преподавателя установить соответствующий код на информационных входах мультиплексора КР1533КП7, а на адресные входы подать поразрядно код со счетчика импульсов KР1533ИЕ7, работающего в режиме суммирования (+1). Снять осциллограммы напряжений на входах и выходах мультиплексора. Убедиться в преобразовании кода. 3. Реализовать на базе одного или двух мультиплексоров КР1533КП7 функцию 4-х переменных, заданную в лабораторной работе № 1 и реализованную с использованием простой логики. Убедиться в том, что мультиплексор выступает как генератор логических функций. 4. Реализовать функцию 4-х переменных с использованием ИМС КР1533КП2. Снять осциллограммы напряжений на адресных входах, входах разрешения, выходах мультиплексоров и на выходе всей схемы. 5. Сравнить полученные в п.п. 3 и 4 осциллограммы с результатами лабораторной работы №1. Сделать соответствующие выводы. 2.6. КОНТРОЛЬНЫЕ ВОПРОСЫ Почему мультиплексоры иногда называют селекторами? Дайте определение мультиплексора. 2. Каковы отличия мультиплексоров ТТЛ и КМОП. Отличаются ли они по принципу действия, по функциональному назначению? 3. Каковы отличия между собой у мультиплексоров ТТЛ? 4. Какой будет выходная функция в схеме на рис. 2.5. при неисправности ножки V1 (или V2 )? 5. Что такое Z-состояние мультиплексора? 6. Где могут использоваться мультиплексоры? 7. Принцип работы мультиплексора. 8. Определение демультиплексора, принцип работы. 9. Отличие построения демультиплексоров ТТЛ и КМОП. 10. Как с помощью мультиплексора осуществить преобразование параллельного двоичного кода в последовательный. 1. 30 Лабораторная работа № 3 УВЕЛИЧЕНИЕ РАЗРЯДНОСТИ МУЛЬТИПЛЕКСОРОВ И ДЕШИФРАТОРОВ. ИЗУЧЕНИЕ СЕМИСЕГМЕНТНОГО ДЕШИФРАТОРА 3.1. ЦЕЛЬ РАБОТЫ В настоящей лабораторной работе ставится цель закрепления студентами принципов увеличения разрядности устройств выборки на примере мультиплексоров и дешифраторов, а также особенностей работы семисегментных дешифраторов, широко применяемых в системах отображения информации. 3.2. ПРЕДВАРИТЕЛЬНОЕ ЗАДАНИЕ 1. Изучить принцип действия, режимы работы и цоколёвку ИМС КР1533КП2, КР1554ИД14 и 533ИД18. 2. Изучить принципы наращивания разрядности дешифраторов и мультиплексоров. 3. Знать схему подключения семисегментного индикатора и функции, реализуемые на выходах семисегментного дешифратора. Записать функции 4-х переменных для любых трех сегментов. 3.3. ОСНОВНЫЕ ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ Принцип действия, обозначение и назначение выводов ИМС мультиплексоров, в частности КР1533КП2 и КР1533КП7, подробно рассмотрены в п. 2.3. Перейдем непосредственно к рассмотрению принципа действия еще одного устройства выборки – дешифратора. Дешифраторы (DC – decoder) – устройства, которые преобразуют входной двоичный в выходной позиционный код. В любой момент времени дешифратор активизирует только один из n выходов. Выбор осуществляется при помощи управляющих сигналов, поступающих на соответствующие входы. ИМС КР1554ИД14 состоит из двух двухвходовых дешифраторов, каждый из которых имеет вход разрешения, активное состояние которого определяется низким уровнем напряжения «0». Выходы дешифраторов – инверсные, т.е. активный уровень также «0». На рис. 3.1. приведено УГО ИМС КР1554ИД14 и её цоколёвка. Логическая функция, реализуемая ИМС КР1554ИД14, имеет вид: 31 F 0 = X 1 + X 0 + E0 , соответственно, F1 = X 1 + X 0 + E 0 и т.д. Рис. 3.1. УГО ИМС КР1554ИД14 и её цоколёвка Работу одной секции ИМС КР1554ИД14 характеризует таблица 3.1. Таблица 3.1 Таблица истинности КР1554ИД14 Входной код E0 X1 X0 0 0 0 0 0 1 0 1 0 0 1 1 1 х х Состояния на выходах F0 F1 F2 F3 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 В данной лабораторной работе рассматриваемый дешифратор будет использоваться для наращивания разрядности мультиплексора. Увеличение разрядности применяется в случае, когда необходимо коммутировать большее количество линий, чем позволяет имеющийся мультиплексор. Известны следующие основные методы увеличения разрядности мультиплексора. 32 Каскадное соединение мультиплексоров (последовательное соединение) На рис. 3.2 показана реализация каскадного соединения мультиплексоров типа «1 из 4». Рис. 3.2. Каскадное соединение мультиплексоров типа «1 из 4» (DD1, DD2, DD3 – КР1533КП2) Для выбора одного информационного входа из 16 необходимы 4 входные линии адреса: A3, А2, A1 и А0. Четыре базовых мультиплексора «1 из 4» обеспечивают выбор в зависимости от кода, поданного на A1 и А0, соответственно: первый – одного из сигналов D0, D1, D2 или D3, второй – из сигналов D4, D5, D6 или D7, третий – из сигналов D8, D9, 33 D10 или D11, четвертый – из сигналов D12, D13, D14 или D15. Пятый мультиплексор обеспечивает выбор одного из ранее выбранных сигналов (с выходов четырех мультиплексоров первого каскада) в зависимости от кода, подаваемого на А3 и А2. На входы разрешения работы V всех мультиплексоров должен быть подан активный входной уровень (нулевой в случае КР1533КП2). При таком соединении могут использоваться мультиплексоры без входа разрешения Например, определим какой сигнал A3A2A1A0 нужно подать, чтобы вывести на выход схемы F1 сигнал D10, приходящий на вход 1D2 мультиплексора DD2. Вход 1D2 соответствует цифре 210, таким образом, на адресные входы A0A1 необходимо подать сигнал 102. В первом каскаде мультиплексоров DD1, DD2 будут выбраны сигналы D2, D6, D10, D14. Согласно схеме (рис. 3.2) мультиплексор DD3 должен подключить на выход ножку 4 (вход 1D2), на которую приходит сигнал с выхода первой секции мультиплексора DD2. Код входа 1D2 мультиплексора DD3 равен 210, таким образом, на адресные входы A2A3 следует подать сигнал 102. Итак, чтобы D10 передалось на выход всей схемы, на адресных линиях A3A2A1A0 должен присутствовать код 10102. Параллельное соединение мультиплексоров Параллельное соединение мультиплексоров реализуется с помощью дешифратора. Пример реализации показан на рис. 3.3 (см. также табл. 3.2). В данном примере используется дешифратор КР1554ИД14, для работы которого необходимо подать логический ноль на вход разрешения E0 . Для выбора одного информационного входа мультиплексоров из 16 необходимы 4 входные линии адреса: A3, А2, A1 и А0. Старшие разряды адреса А3 и А2 подаются на входы данных дешифратора. Соответствующие выходы DC подключаются к входу разрешения V мультиплексоров (DD2, DD3). DC выбирает, какой из мультиплексоров DD2, DD3 будет работать. На выходах остальных мультиплексоров независимо от значений переменных D будет «0». Активный мультиплексор выбирает в зависимости от кода, поданного на A1 и А0, соответственно: первый – один из сигналов D0, D1, D2 или D3, второй – из сигналов D4, D5, D6 или D7, третий – из сигналов D8, D9, D10 или D11, четвертый – из сигналов D12, D13, D14 или D15. Сигналы с выходов мультиплексоров суммируются. Например, при подаче A3A2A1A0 = 00102 = 210 на входы данных DC будет приходить код A3A2=002 =010, следовательно, будет разрешена работа только первого мультиплексора. На выходах остальных мультиплексоров будет логический 0, т.е. F2=F3=F4=0. На адресные входы 34 всех мультиплексоров поступает двоичный код A1A0 = 102 = 210, то на выход F1 DD2 будет передаваться информация с входа 1D2, т.е. значение переменной D2. После суммирования на выходе всей схемы будет F=F1+F2+F3+F4 = 0 + 0 + 0 + D2 = D2. Рис. 3.3. Схема увеличения разрядности мультиплексора с помощью дешифратора Таблица 3.2 ИМС в схеме на рис. 3.3 Тип ИМС Обозначение на схеме Общий +5 В КР1554ИД14 DD1 КР1533КП2 DD2, DD3 KP1533ЛА3 DD4 KP1533ЛА1 DD5 8 16 8 16 7 14 7 14 35 Увеличение разрядности дешифраторов Часто требуется осуществлять выборку из большего числа устройств, чем количество выходных линий имеющегося дешифратора. Увеличить разрядность дешифратора позволяет наличие входа разрешения. На рис. 3.4 показана простейшая схема увеличения разрядности дешифратора до 8 выходов с использованием сдвоенного дешифратора на 4 выхода и инвертора. Младшие разряды входного кода X1X0 подаются на одноименные входы данных обоих дешифраторов (обеих секций), старший разряд – на вход разрешения, причем на один из дешифраторов с инверсией. В зависимости от значения переменной X2, работает только одна из секций, при этом на всех выходах второй секции неактивные сигналы. Работу схемы увеличения разрядности дешифратора характеризует табл. 3.4. Рис. 3.4. Схема увеличения разрядности дешифратора на примере ИМС КР1554ИД14 Таблица 3.3 ИМС в схеме на рис. 3.4 Тип ИМС Обозначение на схеме Общий +5 В КР1554ИД14 DD1 8 16 КР1533ЛА3 DD2 7 14 Аналогично параллельному способу наращивания разрядности мультиплексоров (рис. 3.3), может быть увеличена и разрядность дешифраторов. Например, для реализации дешифратора на 16 выходов потребуется 5 дешифраторов на 4 выхода с входами разрешения. При этом первый дешифратор DC1 (на его входы подаются старшие разряды входного кода) осуществляет выбор, какой из последующих четырех 36 DC2–DC5 будет работать. Соответственно, сигналы с выходов DC1 подключаются к входам разрешения DC2–DC5, а одноименные информационные входы D0 и D1 соединяются между собой и подключаются к младшим разрядам входного кода. Таблица 3.4 Увеличение разрядности дешифратора (рис. 3.4) Х2 0 0 0 0 1 1 1 1 Входы Х1 0 0 1 1 0 0 1 1 Х0 0 1 0 1 0 1 0 1 F0 0 1 1 1 1 1 1 1 F1 1 0 1 1 1 1 1 1 F2 1 1 0 1 1 1 1 1 Выходы F3 F4 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 F5 1 1 1 1 1 0 1 1 F6 1 1 1 1 1 1 0 1 F7 1 1 1 1 1 1 1 0 Изучение семисегментного дешифратора Семисегментные дешифраторы используются для преобразования двоичного кода в семисегментный код. Семисегментный код необходим для отображения на цифровых индикаторах цифр от 0 до 9. Код называется семисегментным, поскольку цифры отображаются в виде так называемых сегментов (рис. 3.5, а), часто индикатор имеет дополнительно еще один сегмент – точку. Как правило, семисегментные дешифраторы – это элементы с открытым коллектором (инверсный выход) или открытым эмиттером (прямой выход). В паре с такими дешифраторами используются индикаторы с объединенными анодами или катодами, соответственно. Для использования в данной лабораторной работе выбран семисегментный дешифратор 533ИД18 (также можно использовать 555ИД18) с открытыми коллекторными выходами. На рис. 3.5 приведено УГО и цоколёвка ИМС 533ИД18. ИМС 533ИД18 представляет собой дешифратор-формирователь для преобразования двоично-десятичного кода в семисегментный. Предназначен для работы на индикатор с общим анодом, который подключается к выходам a–g (активный низкий уровень). На входы Х0–Х3 подается число в двоичном коде. При возбуждении сигналом низкого уровня вход контроля свечения (LT) активизирует все выходы от a до g. При подаче такого же возбуждающего сигнала на гасящий вход (B1) обеспечивается появление высокого уровня на всех выходах, что вызы- 37 вает сброс прежних показаний индикатора. При возбуждении сигналом низкого уровня входов последовательного гашения (RB1) сброс индикатора осуществляется только в том случае, если на нем высвечены нули. Когда вход RB1 активизируется, вывод с обозначением B1/RB0 временно становится выходом сигнала последовательного гашения (RB0) и сигнал высокого уровня на нем сменяется сигналом низкого уровня. Напомним, что «гашение» означает прекращение свечения всех светодиодов индикатора. На рис. 3.6 показана схема подключения семисегментного индикатора с общим анодом к дешифратору 533ИД18. a f g b e c d а б Рис. 3.5. Внешний вид семисегментного индикатора (а), УГО и цоколёвка ИМС 533ИД18 (б) Рис. 3.6. Схема подключения семисегментного индикатора к дешифратору 533ИД18 (555ИД18) 38 Таблица 3.5 Таблица истинности дешифратора 533ИД18 Десятичные числа или функциональное назначение dec 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 B1 RB1 LT Входной код LT RB1 1 1 1 х 1 х 1 х 1 х 1 х 1 х 1 х 1 х 1 х 1 х 1 х 1 х 1 х 1 х 1 х х х 1 0 0 х Выходы B1/ RB0 X3 X2 X1 X0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 х х х х 0 0 0 0 х х х х 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 a 0 1 0 0 1 0 1 0 0 0 1 1 1 0 1 1 1 1 0 b 0 0 0 0 0 1 1 0 0 0 1 1 0 1 1 1 1 1 0 c 0 0 1 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 0 d 0 1 0 0 1 0 0 1 0 0 0 0 1 0 0 1 1 1 0 e 0 1 0 1 1 1 0 1 0 1 0 1 1 1 0 1 1 1 0 f g 0 1 1 1 1 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 Работу дешифратора характеризует табл. 3.5. Пояснения к таблице: • для строк с 0 по 15: гасящий вход B1 необходимо разомкнуть или иметь на нем сигнал высокого логического уровня, когда на выходе желательно получить изображения 0–15. Вход последовательного гашения RB1 должен быть разомкнут или иметь высокий логический уровень, если подавление десятичного нуля нежелательно. • для строки B1: когда напряжение низкого уровня поступает непосредственно на гасящий вход B1, все сегментные выходы оказываются выключенными безотносительно к уровням любых других входов. • для строки RB1: кода напряжение на входе RB1 и напряжение на входах Х0–Х3 имеют низкий уровень, и при этом напряжение на LT имеет высокий уровень, все сегментные выходы выключаются, и уровень RB0 становится низким (условие срабатывания). 39 • для строки LT: когда гасящий вход/выход последовательного гашения (B1/ RB0) разомкнут или поддерживается напряжение высокого уровня, а вход LT подается напряжение низкого уровня, все сегментные выходы оказываются включенными. • символом «х» обозначены нерабочие входы. Следует заметить, что сигналы на входе соответствуют десятичным числам 10, 11, 12, 13, 14 и 15 вызывают появление на выходе дешифратора 533ИД18 специфических сигналов, соответствующих неполным цифровым изображениям на индикаторе. 3.4. ЛАБОРАТОРНЫЙ СТЕНД В лабораторной работе исследуются ИМС мультиплексора KР1533KП2 и дешифраторов КР1554ИД14 и 533ИД18. Лабораторный стенд имеет встроенный семисегментный индикатор со встроенными токозадающими резисторами. Точки подключения проводников обозначаются соответствующими буквами от a до g для сегментов и h – точка. Реализация необходимых включений ИМС производится на наборном поле лабораторного стенда УИК-1 с привлечением стандартного оборудования: осциллографа, персонального компьютера. 3.5. ПРОГРАММА РАБОТЫ 1. Увеличить разрядность мультиплексора КР1533КП2 путем каскадного соединения (рис. 3.2) и проверить правильность работы схемы путем установки заданного преподавателем адреса и подачи произвольной последовательности прямоугольных импульсов на соответствующий вход одного из мультиплексоров. 2. Реализовать логическую функцию 4-х переменных. Используется функция, реализованная ранее в лабораторных работах 1 и 2. В качестве источника логических переменных использовать счетчик КР1533ИЕ7, работающий в режиме суммирования. Снять осциллограммы напряжений на адресных входах и выходе мультиплексора. 3. Увеличить разрядность мультиплексора КР1533КП2 методом параллельного соединения (рис. 3.3) и проверить правильность работы схемы путем установки заданного преподавателем адреса и подачи произвольной последовательности прямоугольных импульсов на соответствующий вход одного из мультиплексоров. 4. Реализовать логическую функцию 4-х переменных методом параллельного соединения. Сравнить полученные результаты с полученными ранее в п. 2 и предыдущих лабораторных работах. Сделать выводы. 40 5. Проверить принцип работы дешифратора КР1554ИД14 в статическом режиме, для этого подать на информационные входы заданный преподавателем код. 6. Реализовать увеличение разрядности дешифратора до 8 с использованием схемы на рис. 3.4, проверить работу схемы, подав в качестве сигналов X3X2X1 переменный двоичный код. Код формируется с помощью счетчика КР1533ИЕ7. 7. Сформировать на встроенном семисегментном индикаторе изображение заданной цифры, подключив соответствующие входы к источнику питания либо нулевому потенциалу. 8. Подключить дешифратор 533ИД18 к семисегментному индикатору. По заданию преподавателя вывести на индикатор заданную цифру (рис. 3.7). 9. Исследовать работу дешифратора при входных числах больше 9. Сделать выводы. 3.6. КОНТРОЛЬНЫЕ ВОПРОСЫ Как построить мультиплексор 16 на 1 на основе мультиплексоров КР1533КП7? Привести схему в отчете. 2. Как построить мультиплексор 16 на 1 на основе мультиплексоров КР1533КП2? Привести схему в отчете. 3. Приведите практические примеры мультиплексирования. Для чего оно используется? 4. Определение дешифратора. Принцип работы, таблица истинности. Практическое применение дешифраторов. 5. Можно ли нарастить разрядность дешифратора, если используются дешифраторы без входа разрешения? Если можно, то каким образом? 6. Семисегментный индикатор. Устройство. Разновидности. 7. Поясните, что такое семисегментный код и как он формируется. 8. Реализуйте наращивание разрядности дешифратора на 8 выходов для получения дешифратора на 16 выходов. 9. Каким образом реализовать демультиплексор с четырьмя выходами на базе DC 533ИД14. 10. Синтезируйте схему 8-разрядного демультиплексора на базе DC 533ИД14 и логических элементов. 1. 41 Лабораторная работа № 4 ОРГАНИЗАЦИЯ И ИССЛЕДОВАНИЕ СХЕМ ПОЛУСУММАТОРА И СУММАТОРА НА ОСНОВЕ МУЛЬТИПЛЕКСОРОВ И ЭЛЕМЕНТОВ ПРОСТОЙ ЛОГИКИ 4.1. ЦЕЛЬ РАБОТЫ Настоящая лабораторная работа знакомит студентов с выполнением арифметических действий над двоичными числами, с одной стороны, и реализацией простейших арифметический устройств с использованием мультиплексоров и элементов простой логики, с другой. 4.2. ПРЕДВАРИТЕЛЬНОЕ ЗАДАНИЕ 1. 2. 3. 4. 5. 6. На примере сложения одноразрядных двоичных чисел уметь составить таблицы истинности полусумматора и полувычитателя, записать уравнение. Составить схему полусумматора в элементном базисе И-НЕ. Изучить принцип работы полусумматора-полувычитателя (рис. 4.2), его логическую структуру. Построить диаграммы работы полусумматора и полувычитателя. Изучить принципы работы одноразрядного и двухразрядного сумматоров. На основе таблицы 4.12 синтезировать схему одноразрядного вычитателя с использованием ИМС КР1533КП2. 4.3. ОСНОВНЫЕ ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ В данной лабораторной работе исследуются простые арифметические устройства, особенность которых состоит в том, что сигналам приписываются не логические, а арифметические значения 1 и 0, и действия над ними подчиняются законам двоичной арифметики. В данной лабораторной работе организуются и исследуются схемы полусумматора на базе простой логики ИМС КР1533ЛАЗ, КР1533ЛП5, одноразрядного и двухразрядного сумматоров на базе ИМС мультиплексоров КР1533КП2. Сумматоры представляют собой функциональные узлы, выполняющие операцию сложения двоичных чисел. По характеру функционирования сумматоры делятся на две категории: комбинационные, не имеющие элементов памяти, и накопительные – сохраняющие результа- 42 ты своих вычислений. В свою очередь, каждый из сумматоров, в зависимости от способа обработки чисел, может быть отнесен к последовательному или параллельному типу. Как те, так и другие, строятся на основе одноразрядных суммирующих схем. Поэтому в лабораторной работе рассматриваются основы построения простейших схем полусумматоров и одноразрядных полных сумматоров. Сложение чисел в последовательных сумматорах осуществляется поразрядно, последовательно во времени. В сумматорах параллельного действия сложение всех разрядов многоразрядных чисел происходит одновременно. Простейшим суммирующим элементом является полусумматор (half sum – полусумма), изображенный на рис. 4.1. Он имеет два входа А и В для двух слагаемых и два выхода: S (сумма) и Р (перенос). Полусумматор пригоден только для сложения двух одноразрядных чисел. Табл. 4.1 характеризует принцип действия этого комбинационного логического устройства. Рис. 4.1. Полусумматор Таблица 4.1 Таблица истинности полусумматора A 0 0 1 1 B 0 1 0 1 S 0 1 1 0 P 0 0 0 1 Функции выхода суммы S и переноса Р определяются следующим образом: S = AB + AB , P = AB . Реализация универсального полусумматора-полувычитателя на логических элементах КР1533ЛП5 – «исключающее ИЛИ», изображена на рис. 4.2 (см. также табл. 4.2), где при суммировании выходы соответствуют Fs и Fp (сумма и перенос, соответственно), при вычитании – Fd и Fb (разность и заем). Табл. 4.3 характеризует принцип работы данной схемы. В качестве входных переменных используется пара соседних переменных с выхода счетчика. 43 Рис. 4.2. Схема исследования полусумматора-полувычитателя Таблица 4.2 ИМС в схеме на рис. 4.2 Тип ИМС Обозначение на схеме Общий +5 В КР1533ИЕ7 DD1 8 16 К1533ЛП5 DD2 7 14 КР1533ЛА3 DD3 7 14 Таблица 4.3 Таблица истинности для схемы на рис. 4.2 S Операция X1 X0 Fs/Fd Fp/Fb 0 0 0 0 0 0 0 1 1 1 }вычитание 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 1 0 }сложение 1 1 0 1 0 1 1 1 0 1 Одноразрядный полный сумматор изображен на рис. 4.3. Он имеет три входа: A и B для двух слагаемых и P0 для переноса из младшего разряда, и два выхода: S (сумма) и P (перенос). Функции выхода суммы S и переноса Р определяются следующим образом: S = ABP0 + ABP 0 + ABP 0 + ABP0 = ( A ⊕ B) P 0 + ( A ⊕ B)P0 , P = ABP0 + ABP0 + ABP 0 + ABP0 = AB + ( A ⊕ B) P0 . 44 Рис. 4.3. Полный сумматор Табл. 4.4 характеризует принцип действия полного одноразрядного сумматора. Таблица 4.4 Таблица истинности полного сумматора A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 P0 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 P 0 0 0 1 0 1 1 1 В данной лабораторной работе требуется реализовать схему одноразрядного сумматора на базе ИМС КР1533КП2. Чтобы реализовать такую схему нужно «связать» одну из выходных переменных ИМС КР1533ИЕ7 B, C или D с суммой S и переносом P. В табл. 4.5 приведены выходные функции полного одноразрядного сумматора, полученные с помощью привязки к переменной D, где S – сумма переменных B, C и D = P0, а P – перенос в следующий разряд при сложении переменных B, C и P0. Таблица 4.5 Связь функций полного сумматора с входной переменной D B C D P0 S P 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 Инф. входы КР1533КП2 (S) Инф. входы КР1533КП2 (P) 2D0 D 1D0 0 2D1 D 1D1 D 2D2 D 1D2 D 2D3 D 1D3 1 45 В табл. 4.5 также показано, какие сигналы на какие информационные входы ИМС КР1533КП2 следует подать (см. правые четыре колонки), чтобы реализовать полный одноразрядный сумматор. При этом работа обеих секций мультиплексора должна быть разрешена ( V 1 = V 2 = 0 ). На рис. 4.4 приведена схема одноразрядного сумматора на базе ИМС КР1533КП2 (см. также табл. 4.6). На рис. 4.5 приведены диаграммы напряжений для этой схемы. Рис. 4.4. Одноразрядный сумматор на базе ИМС КР1533КП2 Рис. 4.5. Диаграммы напряжений в схеме на рис. 4.4 46 Таблица 4.6 ИМС в схеме на рис. 4.4 Тип ИМС КР1533ИЕ7 КР1533ЛА3 КР1533КП2 Обозначение на схеме DD1 DD2 DD3 Общий 8 7 8 +5 В 16 14 16 В лабораторной работе требуется также реализовать схему двухразрядного сумматора, таблица истинности которого приведена в табл. 4.7, на базе ИМС КР1533КП2, где S1 – сумма переменных C и D (младшие разряды); P1 – перенос в следующий разряд при сложении переменных C и D; S2 – сумма переменных A, B (старшие разряды) и P1; P2 – перенос в следующий разряд при сложении переменных A, B и P1. В табл. 4.7 также показано, как нужно связать сумму S2 и перенос P2 с переменной P1. В табл. 4.8 приведены требуемые сигналы (см. колонки S1, Р1, S2 и P2), которые следует подать на информационные входы ИМС КР1533КП2, чтобы реализовать двухразрядный сумматор. На рис. 4.6 приведена схема двухразрядного сумматора на базе ИМС КР1533КП2 (см. также табл. 4.9). На рис. 4.7 приведены диаграммы напряжений для этой схемы. Таблица 4.7 Таблица истинности двухразрядного сумматора C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 P1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 47 S2 0 0 0 1 1 1 1 0 1 1 1 0 0 0 0 1 }P1 } P1 } P1 }P1 P2 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 }0 } P1 } P1 }1 Рис. 4.6. Двухразрядный сумматор 48 Таблица 4.8 Подключение входов мультиплексоров в схеме на рис. 4.6 Инф. входы DD3 (S1) 2D0 0 1 2D1 1 2D2 2D3 0 Инф. входы DD3 (P1) 1D0 0 0 1D1 0 1D2 1D3 1 Инф. входы DD4 (S2) 1D0 P1 1D1 P1 1D2 P1 1D3 P1 Инф. входы DD4 (P2) 2D0 0 P1 2D1 P1 2D2 2D3 1 Таблица 4.9 ИМС в схеме на рис. 4.6 Тип ИМС КР1533ИЕ7 КР1533ЛА3 КР1533КП2 Обозначение на схеме DD1 DD2 DD3, DD4 Общий 8 7 8 +5 В 16 14 16 Рис. 4.7. Диаграммы напряжений в схеме на рис. 4.6 С использованием ИМС КР1533КП2 может быть реализована и схема одноразрядного вычитателя. Пусть Fd – разность переменных B и C с учетом заема B0 = D, а Fb – заем из старшего разряда. Чтобы синтезировать схему вычитателя, нужно связать выходные переменные Fd и Fb с одной из входных переменных B, C или D. В табл. 4.10 приведены выходные функции одноразрядного вычитателя, а также требуемые сигналы, которые следует подать на информационные входы ИМС КР1533КП2, чтобы реализовать полный одноразрядный вычитатель (привязка к переменной D). 49 Таблица 4.10 Таблица истинности одноразрядного вычитателя B C 0 0 0 0 1 1 1 0 0 1 1 0 0 1 1 1 B0 Fd =D 0 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 Fb 0 1 1 1 0 0 0 1 Инф. входы КР1533КП2 (Fd) Инф. входы КР1533КП2 (Fb) 2D0 D 1D0 D 2D1 D 1D1 1 2D2 D 1D2 0 2D3 D 1D3 D 4.4. ОПИСАНИЕ ЛАБОРАТОРНОГО СТЕНДА В лабораторной работе используется модуль УИК-1 с набором моделей ИМС для 3 курса «Цифровые устройства». Порядок работы на модуле аналогичный описанному в п. 1.4. Набор микросхем: КР1533ЛА3, КР1533ЛП5, КР1533КП2, КР1533ИЕ7 (для формирования переменных А, B, C, D). Для регистрации формы и параметров выходной функции используется двухканальный осциллограф. 4.5. ПРОГРАММА РАБОТЫ 1. Используя табл. 4.1, синтезировать схему полусумматора на базе ИМС типа КР1533ЛАЗ (или КР1533ЛА4). Собрав на макете схему полусумматора, проверить принцип работы в соответствии с таблицей истинности. 2. Сравнить столбец суммы в таблице истинности с таблицей истинности для логического элемента «исключающее ИЛИ», сделать выводы. 3. Собрать на лабораторном макете универсальную схему полусумматора-полувычитателя (рис. 4.2), используя микросхемы КР1533ЛАЗ и КР1533ЛП5. 4. Исследовать работу схемы в зависимости от значения на входе выбора режима «S». 5. Собрать на наборном поле схему одноразрядного сумматора на базе ИМС КР1533КП2 (рис. 4.4), и проверить правильность её функционирования в соответствии с таблицей истинности. 50 6. Собрать на наборном поле схему двухразрядного сумматора на базе ИМС КР1533КП2 (рис. 4.6), и проверить правильность её функционирования в соответствии с таблицей истинности. 7. Собрать на наборном поле схему одноразрядного вычитателя на базе ИМС КР1533КП2, и проверить правильность её функционирования в соответствии с таблицей истинности (табл. 4.12). 4.6. КОНТРОЛЬНЫЕ ВОПРОСЫ В чем заключается особенность арифметических устройств и можно ли их отнести к логическим структурам? 2. Запишите функцию, реализуемую одним блоком ИМС КР1533ЛП5. 3. Можно ли реализовать одноразрядный сумматор, используя мультиплексор(ы) типа КР1533КП7? 4. Приведите схему одноразрядного полного сумматора. 5. Приведите схему одноразрядного полного вычитателя. 6. Приведите таблицу истинности двухразрядного вычитателя. 7. Что представляет собой дополнительный код числа, и с какой целью он применяется? 8. Выполните вычитание чисел 1100112 и 1110012 с использованием дополнительного кода. 9. Как зависит время выполнения операции суммирования от разрядности сумматора? 10. В чем отличие последовательных сумматоров от параллельных? 1. 51 Лабораторная работа № 5 ИССЛЕДОВАНИЕ МИКРОСХЕМ АРИФМЕТИЧЕСКИХ УСТРОЙСТВ 5.1. ЦЕЛЬ РАБОТЫ Целью настоящей лабораторной работы является исследование функциональных возможностей микросхем сумматоров и схем сравнения в цифровых устройствах. 5.2. ПРЕДВАРИТЕЛЬНОЕ ЗАДАНИЕ 1. 2. 3. Изучить типовую структуру многоразрядного сумматора, выполненного на основе одноразрядных сумматоров. Составить схемы четырехразрядных сумматора и вычитателя на основе ИМС К555ИМ5. Изучить принцип действия цифрового компаратора (схемы сравнения), ознакомиться с ИМС КР555СП1. 5.3. ОСНОВНЫЕ ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ Рассмотрим ИМС К555ИМ5, функциональные возможности которой предлагается исследовать в данной лабораторной работе. ИМС К555ИМ5 – два независимых одноразрядных сумматора. Из нескольких таких микросхем можно собрать многоразрядную линейку последовательного суммирования. На рис. 5.1 приведено УГО ИМС К555ИМ5 и её цоколёвка. Работу одного блока ИМС КР555ИМ5 характеризует табл. 5.1. Рис. 5.1. УГО ИМС К555ИМ5 и её цоколёвка 52 Таблица 5.1 Таблица истинности сумматора КР555ИМ5 P0 0 0 0 0 1 1 1 1 Входной код B1 0 0 1 1 0 0 1 1 A1 0 1 0 1 0 1 0 1 Состояния на выходах S1 P1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 В данной лабораторной работе требуется реализовать схему двухразрядного сумматора на базе ИМС К555ИМ5. Схема представлена на рис. 5.2 (см. также табл. 5.2), диаграммы напряжений для неё приведены на рис. 5.3. Рис. 5.2. Схема двухразрядного сумматора, выполненного на базе ИМС КР555ИМ5 Таблица 5.2 ИМС в схеме на рис. 5.2 Тип ИМС КР1533ИЕ7 К555ИМ5 Обозначение на схеме DD1 DD2 Общий 8 7 +5 В 16 14 Разряды кодов слагаемых A, B, C и D подаются на соответствующие входы сумматоров A1, B1, A2 и B2, сигналы снимаются с выходов суммы S1, S2 и переноса P3. Для начала считаем, что переноса P0 из 53 предыдущего разряда не было, поэтому на этот вход подаем логический 0. Выход сигнала переноса сумматора первого разряда P1 подается на вход переноса сумматора второго разряда P2. Для получения на выходе сигнала, равного сумме входных кодов, необходимо, чтобы сигнал переноса последовательно сформировался на выходах сумматоров всех разрядов. Следовательно, несмотря на то, что для суммирования в каждом разряде используется отдельный сумматор, реальное время выполнения операции в данной схеме определяется временем распространения сигнала переноса последовательно из разряда в разряд. Рис. 5.3. Диаграммы напряжений в схеме на рис. 5.2 Рассмотрим примеры применения двоичного сумматора для выполнения операции вычитания. Синтезируем схемы одноразрядного и двухразрядного вычитателя на основе одноразрядного сумматора К555ИМ5. Операцию вычитания двух чисел можно заменить операцией сложения, если в качестве вычитаемого взять число, знак которого противоположен исходному. Таким образом, для операции вычитания можно использовать схемы сумматоров. В схеме на рис. 5.4 (см. также табл. 5.4) реализован одноразрядный вычитатель на базе ИМС К555ИМ5, в которой вычитаемое D представлено в дополнительном коде. Инвертор (DD2) формирует обратный код числа D. Число C поступает на вход А1 сумматора DD3, обратный код числа D – на вход В1 сумматора. На вход переноса Р0 подан уровень логической 1, что обеспечивает прибавление к результату сложения единицы (т.е. инкремент результата). Итак, Fd = D + P0 + C . На выходе S1 сумматора в итоге получается сигнал Fd – разность между числами С и D, a на выходе P1 – знак числа (0 – отрицательное). Табл. 5.5 и рис. 5.5 характеризуют принцип работы данной схемы. 54 Рис. 5.4. Одноразрядный вычитатель Таблица 5.4 ИМС в схеме на рис. 5.4 Тип ИМС Обозначение на схеме Общий +5 В КР1533ИЕ7 DD1 8 16 КР1533ЛА3 DD2 7 14 К555ИМ5 DD3 7 14 Таблица 5.5 Таблица истинности для схемы на рис. 5.4 P0 1 1 1 1 C 0 0 1 1 D 0 1 0 1 D Fd 1 0 1 0 0 1 1 0 Рис. 5.5. Диаграммы напряжений в схеме, представленной на рис. 5.4 Реализуем схему двухразрядного вычитателя на базе ИМС К555ИМ5, в которой вычитаемое представлено в дополнительном коде (рис. 5.6, табл. 5.6). Это достигается, как и в предыдущем примере, при- 55 бавлением логической 1 к младшему разряду обратного кода вычитаемого. Схема реализует вычитание сигналов CD из AB. Табл. 5.7 и диаграммы на рис. 5.7 характеризуют её работу. Рис. 5.6. Двухразрядный вычитатель Таблица 5.6 ИМС в схеме на рис. 5.6 Тип ИМС КР1533ИЕ7 КР1533ЛА3 К555ИМ5 Обозначение на схеме DD1 DD2 DD3 Общий 8 7 7 +5 В 16 14 14 Рис. 5.7. Диаграммы напряжений схемы, представленной на рис. 5.6 56 Таблица 5.7 Таблица истинности для схемы на рис. 5.6 А 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 P1 1 0 1 0 1 1 1 1 1 0 1 0 1 1 1 1 Fd1 Fd0 0 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 0 1 1 1 1 1 0 0 1 0 0 P3 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 C помощью сумматоров может быть реализована и функция умножения. Рассмотрим реализацию схемы матричного умножителя двухразрядных кодов на базе одноразрядных сумматоров. Данная схема демонстрирует логику построения аппаратных умножителей, неразрывно связанную с традиционным алгоритмом выполнения операции умножения, базирующемся на суммировании частных произведений разрядов сомножителей. Например, перемножим двухразрядные двоичные коды a1a0 и b1b0: a a0 x 1 b1 b0 ba ba + 1 1 1 0 b0a1 b0a0 M3 M2 M1 M0 В табл. 5.8 приведены возможные значения входных переменных a1, a0, b1, b0 и соответствующие им значения выходных переменных M3, M2, M1, M0. Такие устройства, как аппаратные умножители, в отличие от использования последовательностей элементарных функций для совершения операций умножения и деления, значительно увеличили быстродействие вычислительных систем. 57 Таблица 5.8 Таблица истинности двухразрядного матричного умножителя a1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 a0 b1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 b0 M 3 M 2 M 1 M 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 1 1 0 0 0 0 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 Принципиальная схема устройства показана на рис. 5.8 (см. также табл. 5.9). Частные произведения разрядов сомножителей формируются логическими элементами DD2 и DD3 (КР1533ЛА3). Суммируя эти произведения с помощью одноразрядных сумматоров, находят значение кода результата. Приведенная структура носит название матричного множительного блока. Рис. 5.8. Схема матричного умножителя двухразрядных кодов 58 Таблица 5.9 ИМС в схеме на рис. 5.6 Тип ИМС КР1533ИЕ7 КР1533ЛА3 К555ИМ5 Обозначение на схеме DD1 DD2, DD3 DD3 Общий 8 7 7 +5 В 16 14 14 Используя аналогичный подход, можно синтезировать матричный множительный блок, работающий с входными кодами произвольной разрядности. При этом сумматоры частных произведений останутся той же разрядности, разрядность сумматоров пар частных произведений будет на единицу больше, а разрядность четверок частных произведений будет в два раза больше разрядности сумматоров частных произведений и т.д. Рис. 5.9. Диаграммы напряжений схемы, представленной на рис. 5.8 Согласно предварительному заданию, требуется реализовать двоичный четырехразрядный сумматор на основе последовательно соединенных микросхем К555ИМ5. Устройство должно иметь 9 входов (4 на каждую переменную и 1 вход переноса из младшего разряда) и 5 выходов (4 разряда и 1 перенос в старший разряд). Рассмотрим пример сложения двух чисел в двоичном коде: 10+9: 1 0 1 0 1 0 0 1 1 0 0 1 1 То есть при сложении 10 и 9 получили число 19. Аппаратное сложение реализуется путем подачи соответствующих логических 0 и 1 на входы сумматора (табл. 5.10). + 59 Таблица 5.10 Сложение чисел 10102 и 10012 P0 A1 A2 A3 A4 B1 B2 B3 B4 S1 S2 S3 S4 P4 0 0 1 0 1 1 0 0 1 1 1 0 0 1 Схема сравнения (цифровой компаратор) предназначена для сравнения двух двоичных чисел и может использоваться, например, в системах контроля и регулирования. В качестве примера схемы сравнения рассмотрим ИМС КР555СП1. ИМС КР555СП1 – компаратор, имеющий две группы входов A3A2A1A0 и B3B2B1B0. На первую группу входов поступают разряды первого числа (А), на другую группу – разряды второго числа (B). Три выхода компаратора появлением логической 1 фиксируют результат сравнения. На одном выходе она устанавливается при равенстве чисел (А=B), на другом при AB. Значения на входах А=B, AB влияют на результат сравнения только, если A3A2A1A0=B3B2B1B0. При этом, если на вход А=B подана 1, то FA=B=1, значения на входах AB могут быть произвольными. Если на вход А=B подан 0, то FA=B=0, а FAB будут определяться значением на входах AB. На рис. 5.10 приведено УГО ИМС КР555СП1 и её цоколёвка. Таблица истинности, характеризующая работу ИМС КР555СП1, представлена в табл. 5.11. Рис. 5.10. УГО ИМС КР555СП1 и её цоколёвка 60 Таблица 5.11 Таблица истинности компаратора КР555СП1 A, B A3>B3 A3B2 A2B1 A1B0 A0B) I(A=B) I(AB A=B A